欢迎光临深圳恒南电子有限公司
主营产品:磁/光电编码器、光电开关、电源IC、驱动IC、IGBT、IPM模块、LDO、MOS、静电保护、二三极管等
今天是
文了解集成电路(IC)设计完整流程详解及各个阶段工具简介
添加时间:2020-4-23 14:27:29 出处:恒南电子 作者:恒南电子 点击:836

集成电路设计完整性

IC设计完整流程及工具

IC的设计过程可分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计。

前端设计的主要流程

1、规格制定

芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。

2、详细设计

Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能

3、HDL编码

使用硬件描述语言(VHDL,Verilog HDL,业界公司一般都是使用后者)将模块功能以代码来描述实现,也就是将实际的硬件电路功能通过HDL语言描述出来,形成RTL(寄存器传输级)代码。

4、仿真验证

仿真验证就是检验编码设计的正确性,检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准,一切违反,不符合规格要求的,就需要重新修改设计和编码。


设计和仿真验证是反复迭代的过程,直到验证结果显示完全符合规格标准。仿真验证工具Mentor公司的Modelsim, Synopsys的VCS,还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证,该部分个人一般使用第一个-Modelsim。该部分称为前仿真,接下来逻辑部分综合之后再一次进行的仿真可称为后仿真

5、逻辑综合――Design Compiler

仿真验证通过,进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标准。


逻辑综合需要基于特定的综合库,不同的库中,门电路基本标准单元(standard cell)的面积,时序参数是不一样的。所以,选用的综合库不一样,综合出来的电路在时序,面积上是有差异的。一般来说,综合完成后需要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)逻辑综合工具Synopsys的Design Compiler,仿真工具选择上面的三种仿真工具均可。

6、STA

Static Timing Analysis(STA),静态时序分析,这也属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。这个是数字电路基础知识,一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。STA工具有Synopsys的Prime Time。


7、形式验证

这也是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。形式验证工具有Synopsys的Formality。前端设计的流程暂时写到这里。从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。


Backend design flow后端设计流程

1、DFT

Design ForTest,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解些。DFT工具Synopsys的DFT Compiler。

2、布局规划(FloorPlan)

布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。工具为Synopsys的Astro。

3、CTS

Clock Tree Synthesis,时钟树综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。CTS工具,Synopsys的Physical Compiler。

4、布线(Place & Route)

这里的布线就是普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。工具Synopsys的Astro。

5、寄生参数提取

由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。工具Synopsys的Star-RCXT。

6、版图物理验证

对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证。


DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求。

ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气规则违例;等等。


工具为Synopsys的Hercules实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题。物理版图验证完成也就是整个芯片设计阶段完成,下面的就是芯片制造了。物理版图以GDSII的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,再进行封装和测试,就得到了我们实际看见的芯片。

晶圆及芯片测试

一、需求目的

1、热达标;2、故障少

二、细化需求

怎么评估样品:1、设计方面;2、测试方面

三、设计关注要点

具体到芯片设计有哪些需要关注:
1、顶层设计
2、仿真
3、热设计及功耗
4、资源利用、速率与工艺
5、覆盖率要求

四、测试关注要点

具体到测试有哪些需要关注:
1、可测试性设计
2、常规测试:晶圆级、芯片级
3、可靠性测试
4、故障与测试关系
测试有效性保证;
设计保证?测试保证?筛选?可靠性?
设计指标?来源工艺水平,模块水平,覆盖率


晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、模拟信号参数测试。
晶圆的工艺参数监测dice

芯片测试:ATE测试项目来源,边界扫描


故障种类:

缺陷种类:
针对性测试:
性能功能测试的依据,可测试性设计:扫描路径法scanpath、内建自测法BIST-built inself-test

芯片资源、速率、功耗与特征尺寸的关系;

仿真与误差:
n 预研阶段  

n 顶层设计阶段

n 模块设计阶段

n 模块实现阶段

n 子系统仿真阶段

n  系统仿真,综合和版面设计前门级仿真阶段n  后端版面设计

n  测试矢量准备

n  后端仿真

n  生产

n  硅片测试
顶层设计:
n  书写功能需求说明

n  顶层结构必备项

n  分析必选项-需要考虑技术灵活性、资源需求及开发周期

n  完成顶层结构设计说明

n  确定关键的模块(尽早开始)

n  确定需要的第三方IP模块

n  选择开发组成员

n  确定新的开发工具

n  确定开发流程/路线

n  讨论风险

n  预计硅片面积、输入/输出引脚数  开销和功耗


END


上一条:一文了解集成电路(IC)设计完整流程详解及各个阶段工具简介
下一条:这些元器件基础知识都不懂,怎么混电子圈
© 2015 www.hengnan-ic.com 深圳恒南电子有限公司 您是本站第 5744 位访问者 技术支持:蓝顿网络
地址:广东省深圳市龙华区旭日商务小区27栋二楼 电话:0755-83235080 传真:0755-83255506
本站关键词:磁/光电编码器、光电开关、电源IC、驱动IC、IGBT、IPM模块、LDO、MOS、静电保护、二三极管等